without examplesFound in 2 dictionaries
Computer Science- The present edition has been significantly enriched with terms from such areas as logical device design and modeling, knowledge engineering, production computerization, artificial intelligence systems, computer networks, digital signal processing, parallel and pipeline computations, system analysis, Internet Technology.
- The present edition has been significantly enriched with terms from such areas as logical device design and modeling, knowledge engineering, production computerization, artificial intelligence systems, computer networks, digital signal processing, parallel and pipeline computations, system analysis, Internet Technology.
RTL
сокр. от resistor-transistor logic
резисторно-транзисторные логические схемы, РТЛ-схемы, резисторно-транзисторная логика
сокр. от register transfer level
уровень регистровых передач, схема [модель] уровня RTL (моделирования проектируемых логических ИС и машин)
сокр. от run-time library
библиотека этапа исполнения (совокупность библиотечных программ, используемых приложением)
Telecoms (En-Ru)
RTL
сокр. от resistor-transistor logic
резисторно-транзисторная логика
Unlock all free
thematic dictionaries
Examples from texts
It’s important to understand that this implementation specificity goes beyond the coarse ASIC-versus-FPGA boundary, which dictates that RTL intended for an FPGA implementation is not suitable for an optimal ASIC realization, and vice versa.Важно понять, что эта особенность выходит за рамки грубого сравнения заказных микросхем и ПЛИС, согласно которому RTL-код, предназначенный для ПЛИС устройства, не подходит для оптимальной реализации заказной микросхемы, и наоборот.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
Large portions of today’s designs are typically presented in the form of IP blocks represented in RTL.Большая часть модулей современных устройств обычно представлена в виде отдельных блоков интеллектуальной собственности, выполненных на уровне регистровых передач.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
RTL (VHDL or Verilog)RTL-описания: VHDL или VerilogMaxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
If necessary, you can also create your own blocks and capture their contents in RTL.При необходимости можно создать собственные блоки и описать их содержимое на уровне регистровых передач.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
One solution is to create your own RTL library of ASIC functions for such things as multipliers, comparators, memory blocks, and the like that will give you a one-for-one mapping with their FPGA counterparts.Решение этого вопроса заключается в создании своей собственной RTL-библиотеки функций заказных микросхем, таких как умножители, компараторы, блоки памяти и так далее, которые будут полностью соответствовать своим ПЛИС-аналогам.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
As the SVP generator reads in the RTL, it converts it into a netlist of entities called work functions.Генератор виртуального прототипа воспринимает данные в RTL-коде и преобразует его в таблицу соединений модулей, называемых рабочими функциями.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
Still later, the creators of digital simulators started to experiment with more sophisticated languages that could describe logical functions at higher levels of abstraction such as the register transfer level, or RTL.После этого разработчики цифровых систем моделирования взялись за более сложные языки, которые могли бы описывать логические функции на более высоких уровнях абстракции, таких как уровень регистровых передач (RTL).Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
Manual MATLAB or C/C++ to RTL translation is relatively hard, being in the order of weeks to months.Ручное преобразование из кода MATLAB или C/C++ в код RTL представляет собой довольно сложную задачу, которая может затянуться на недели или месяцы.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
In order to address this problem, some EDA companies are starting to offer ways to translate your “Golden RTL” models into faster-simulating alternatives that can achieve kilohertz simulation speeds.Чтобы решить эту проблему, некоторые компании САПР электронных устройств начали предлагать способы преобразования пользовательских «эталонных» RTL-моделей в высокоскоростные аналоги, которые могут достичь скорости моделирования в несколько килогерц.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
Verifying RTL is time-consuming: Using simulation to verify large designs represented in RTL is computationally expensive and time-consuming.Большие временные затраты на проверку RTL — использование моделирования для проверки больших устройств, представленных в виде RTL-кода, требует больших вычислительных и временных затрат.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
Then we'll proceed by studying the run-time library (RTL) and the class library included in Delphi.Далее мы продолжим изучение библиотек классов и библиотек этапа исполнения (run-time library, RTL), входящих в состав Delphi.Cantu, Marco / Mastering Delphi 7Кэнту, М. / Delphi 7: для профессионаловDelphi 7: для профессионаловКэнту, М.© 2003 SYBEX Inc© Перевод на русский язык, ЗАО Издательский дом «Питер», 2004© Издание на русском языке, оформление, ЗАО Издательский дом «Питер», 2004Mastering Delphi 7Cantu, Marco© 2003 SYBEX Inc
However, many of these devices are extremely proprietary and RTL models may not be readily available.Однако многие из этих устройств запатентованы, и их RTL-модели могут быть недоступны для использования.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
In some cases, it’s best to create the RTL code associated with the design with the final ASIC implementation in mind and just take the hit with regard to reduced performance in the FPGA prototype.В некоторых случаях целесообразно создать RTL-код устройства, предназначенный для реализации на основе заказной микросхемы и пойти на уменьшение производительности ПЛИС-прототипа.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
At the same time, the hardware design engineers will typically be capturing their portions of the design at the RTL level of abstraction using VHDL or Verilog (or SystemVerilog).А в это время разработчики аппаратуры описывают свою часть устройства обычно на RTL-уровне абстракции, используя язык VHDL или Verilog, или SystemVerilog.Maxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
RTL-based FPGA SVPsВиртуальные прототипы ПЛИС уровня регистровых передачMaxfield, Clive / The design warrior's guide to FPGAs: Devices, Tools and FlowsМаксфилд, Клайв / Проектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаПроектирование на ПЛИС. Архитектура, средства и методы. Курс молодого бойцаМаксфилд, Клайв© Издательский дом «Додэка-XXI», 2007The design warrior's guide to FPGAs: Devices, Tools and FlowsMaxfield, Clive© 2004, Mentor Graphics Corporation and Xilinx, Inc.
User translations
No translations for this text yet.
Be the first to translate it!
Collocations
RTL description
описание на уровне регистровых передач